



**Capacitação Profissional
em Microeletrônica**

PADIS

Programa de Apoio ao
Desenvolvimento Tecnológico
da Indústria de Semicondutores

Programa de Apoio ao Desenvolvimento Tecnológico da Indústria de Semicondutores (PADIS)

***LUIZ KAYO SOUZA SOARES
JOSÉ DE ALENCAR SOUSA JÚNIOR***

RELATÓRIO – LABORATÓRIO Prática 02 Tarefa C3 - LTSPICE com CMOS

**FORTALEZA - CE
16 / 06 / 2025**

Executores:



Patrocinador:

Multi



1 – Introdução

Neste laboratório, estudamos o comportamento de um transistor MOSFET do tipo pMOS, utilizando o software de simulação LTSpice. O transistor MOSFET é amplamente utilizado em circuitos eletrônicos por sua eficiência e versatilidade em aplicações como chaveamento e amplificação. O foco principal foi compreender o funcionamento do pMOS em três situações distintas: a curva de corrente de dreno em função da tensão gate-source ($I_D \times V_{GS}$), a curva de corrente de dreno em função da tensão drain-source para diferentes valores de V_{GS} ($I_D \times V_{DS}$), e a atuação do pMOS como chave. Essas análises são fundamentais para entender as regiões de operação do transistor (corte, ativa e saturada) e para projetar circuitos eletrônicos confiáveis.

Os transistores pMOS e nMOS são complementares em sua operação. Enquanto o nMOS conduz quando a tensão V_{GS} é positiva (geralmente maior que o limiar), o pMOS conduz quando V_{GS} é negativa (menor que o limiar). Em outras palavras, o nMOS liga com “nível alto” e o pMOS com “nível baixo”. Essa diferença é crucial para a construção de circuitos CMOS (Complementary MOS), em que ambos os tipos são usados de forma combinada para reduzir consumo de energia e melhorar o desempenho lógico de circuitos digitais.

2-Objetivos

Os objetivos são simular e analisar a curva $I_D \times V_{GS}$ de um transistor pMOS, simular e analisar a curva $I_D \times V_{DS}$ para diferentes valores de V_{GS} , simular o funcionamento de um transistor pMOS como chave eletrônica, compreender as regiões de operação do pMOS a partir das curvas características, explorar a influência das tensões aplicadas nas características elétricas do pMOS, observar a resposta dinâmica do transistor pMOS ao atuar como chave, compreendendo o tempo de resposta e a eficiência de comutação, verificar por meio das simulações o comportamento prático esperado em aplicações reais e relacionar os conceitos teóricos com o comportamento do componente em condições de operação típicas.



3-Materiais e Equipamentos Utilizados

Computador com sistema operacional Windows, software de simulação LTSpice (versão 24.1.9), modelo de transistor pMOS: IRF9640, recursos do LTSpice: fontes de tensão DC e PULSE, resistores, ground, curvas de simulação .DC e .TRAN, e uso de sondas de tensão e corrente.

4-Resultados Experimentais

As simulações realizadas trouxeram comportamentos, gráficos e valores que serão detalhados mais abaixo por tópicos.

4.1- Curva $I_D \times V_{GS}$ de um transistor pMOS:

Neste experimento, demonstrado na Figura 1, foi realizada a simulação da curva $I_D \times V_{GS}$ de um transistor MOSFET de canal P (IRF9640). Utilizou-se um circuito onde o SOURCE foi conectado ao GND e uma tensão positiva foi aplicada ao DRENO através de um resistor limitador (1,5 k Ω). A tensão de GATE foi varrida de 0 V até -5 V. A simulação mostrou que a corrente de dreno (I_D) aumenta conforme V_{GS} se torna mais negativo, caracterizando o comportamento típico de um pMOS. A curva obtida apresenta as três regiões de operação: corte ($V_{GS} \approx 0V$), ôhmica (condutiva) e saturação.



Linha azul: Tensão no dreno ($V(\text{drain})$) — ela cai à medida que o transistor conduz mais, pois há queda de tensão no resistor $R1$.

Linha verde: Corrente no dreno ($-I(VDS)$) — representa a corrente I_D , que aumenta em módulo (negativa para pMOS) conforme V_{GS} se torna mais negativo.




FIGURA 1 - GRÁFICO DE SIMULAÇÃO DA CURVA E CIRCUITO COM TRANSISTOR MOSFET DE CANAL P



4.2- Curva $I_D \times V_{DS}$ para diferentes valores de V_{GS} em um pMOS:

Neste experimento, demonstrado na Figura 2 e 3, foi realizada a simulação da curva característica $I_D \times V_{DS}$ para um transistor pMOS (IRF9640). A tensão V_{GS} foi variada de -3 V até -7 V em passos de -1 V . Observou-se que, para valores crescentes de V_{GS} , a corrente I_D também aumenta, indicando maior condução do canal. A curva apresenta comportamento linear para baixos V_{DS} (região ôhmica) e saturação para maiores valores. Isso permitiu identificar claramente as duas regiões de operação do transistor.




FIGURA 2 – Curvas características do transistor pMOS IRF9640 para diferentes valores de V_{GS} .

As curvas representam a corrente de dreno $I_D(M1)$ em função da tensão drain-source V_{DS} , com V_{DS} variando de 0 V a aproximadamente -5 V . Cada linha colorida no gráfico corresponde a um valor fixo de V_{GS} (como -3 V , -4 V , -5 V , -6 V e -7 V), definido na simulação. Observa-se que, à medida que V_{GS} se torna mais negativo, a corrente de dreno aumenta, caracterizando maior condução.




FIGURA 3 - CIRCUITO COM TRANSISTOR MOSFET DE CANAL P IRF9640



4.2- Simulação do transistor pMOS operando como chave:

Neste experimento, demonstrado na Figura 4 e 5, foi realizada a simulação de um circuito com o transistor pMOS IRF9640 operando como chave. O terminal source foi mantido em +10 V, enquanto o gate recebeu um pulso variando de 10 V a 0 V. O comportamento de chaveamento foi verificado por meio da tensão no drain. Observou-se que, quando o gate está em 10 V ($V_{GS} = 0V$), o transistor permanece desligado, e a tensão no drain se mantém em 10 V. Quando o gate vai a 0V ($V_{GS} = -10 V$), o transistor conduz, fazendo com que a tensão no drain caia para próximo de 0V. Apesar de o gráfico exibir apenas valores positivos para a tensão no gate, o chaveamento correto é garantido pela diferença de potencial entre gate e source (V_{GS}), que atinge os $-10 V$ necessários para saturação. O comportamento confirma o funcionamento esperado do pMOS como chave eletrônica.




FIGURA 4 - Comportamento do transistor pMOS IRF9640 operando como chave. A curva azul representa a tensão no gate V_{GS} $V(n003)$ variando entre 10 V e 0 V, enquanto a curva verde mostra a tensão no drain V_{DS} $V(n001)$.




FIGURA 5 - CIRCUITO COM TRANSISTOR MOSFET DE CANAL P IRF9640 OPERANDO COMO CHAVE.

5-Conclusões

A atividade permitiu compreender na prática o comportamento de um transistor pMOS em diferentes regiões de operação. As curvas $I_D \times V_{GS}$ e $I_D \times V_{DS}$ possibilitaram a identificação das condições de corte, região ativa e de saturação. Além disso, a simulação do pMOS como chave mostrou como o dispositivo pode ser utilizado para controle de carga de forma eficiente, reforçando sua aplicação em circuitos digitais e de comutação.



6-Referências Bibliográficas

Datasheet do IRF9640. International Rectifier/ Infineon Technologies. Disponível em:
<https://www.alldatasheet.com/datasheet-pdf/pdf/67510/INTERSIL/IRF9640.html>

LTspice Official Documentation. Analog Devices. Disponível em:
<https://www.analog.com/en/design-center/design-tools-and-calculators/ltspice-simulator.html>

SEDRA, A. S.; SMITH, K. C. Microeletrônica. 5ª ed. Pearson. Disponível em:
<https://pt.scribd.com/document/618155103/Sedra-Microeletronica-5-Edicao-Portugues>

SPICE LT UP: Analog Circuits. PMOS Characteristics in LTspice. Disponível em:
<https://www.youtube.com/watch?v=dBJqIEdhCZI>